Verilog HDLによるFPGA設計

• 1. 初期設定
  
• 2. Cadence CADの起動方法
  
• 3. Verilog HDLの入力
  
• 4. Verilog HDLシミュレーション
  
• 5. Cadence CADの終了
  
• 6. 論理合成
  
• 7. FPGA設計