平成11年5月3日

1. 起動方法

　Verilogger Proを起動するには、まず、下記のアイコンをダブルクリックします。



　Verilogger Proが起動すると下記のようなオープニング・メニューが現れます。OKボタンを押します。



2. Verilog HDLの入力

　テキストエディタ（どれでも結構です）でVerilog HDLを入力し、ファイルにセーブします。ファイル名の拡張子は、「ｖ」とします。

3. Verilog HDLの読込み



　予め、Verilog HDLファイルが用意されている場合は、そのファイルをCADに読込みます。まず、上記のようにEditor->Open HDL FileでVerilog HDLファイルを指定します(Verilogger Pro付属のエディタでVerilogHDLファイルを新規に作成する場合は、New HDL Fileを選びます)。

　すると、下記のようなVerilogger Pro付属のテキストエディタにVerilog HDLファイルが読込まれます（下記の例では、DフリップフロップのVerilog HDLファイル「dff.v」が読込まれています）。



　Verilog HDLに間違いがないか確認し、修正した場合は、再びファイルをセーブします。セーブ方法は、まず、Verilogger Pro付属エディタ内でマウスの右ボタンを押してポップアップメニューを出します。続いて、「Save」を選択し、ファイルをセーブします。



４．Verilog HDLの登録



シミュレーションするVerilog HDLは、初めにシミュレーションの「Project」として登録する必要があります。登録方法は、まず、Project->Add File(s)…を選び、登録するVerilog HDLファイル名を指定します。登録されたファイルは、下記のようにProjectウィンドウに表示されます（下記の例では、ファイル名「dff.v」というVerilog HDLを登録しています）。



　

4. 入力データの設定

続いて、入力データを設定します。

４．１．クロック信号の設定

クロック信号のような周期的な入力信号がある場合は、Diagramウィンドウで「Add Clock」ボタンを押します。



すると、下記のようにDiagramウィンドウに「CLK0」という信号が表示されます（Diagramウィンドウには、周期的な方形波が表示されています）。



また、同時に下記のようなEdit Clock Parameterウィンドウも表示されます。ここで、Name（信号名）、Freq（周波数）、Invert(start low)などを編集します（Nameは、必ず、Verilog HDL中のクロック信号と同じ名前にします）。



４．２．その他の信号の設定

その他の信号を入力するため、Diagramウィンドウで「Add Signal」ボタンを押します（入力する信号の数と同じ回数だけ、ボタンを押します）。すると、下記のようにDiagramウィンドウに信号SIG0,SIG1,…が表示されます。



また、同時にSignal Propertiesウィンドウが現れるので、「Name」などを編集する（Name

は、必ず、Verilog HDL内のクロック信号以外の外部端子（input,output,inout）と同じ前にしてください）。Nextボタンを押すと次の信号のSignal Propertiesが現れます（ここでは、Nameを「ｄ」、「ｑ」としています）。



信号の値は、DiagramウィンドウのHIGHボタンやLOWボタンなどで値を設定します。



5. シミュレーション

シミュレータを起動するには、まず、Simulate->Buildを選択します（下図）。



すると、Projectウィンドウに「dff」が表示されます（下図）。



さらに、Simulate->Runでシミュレーションを実行します．



シミュレーション結果は、下記のようにDiagramウィンドウに表示されます。



6. Projectのセーブ

Verilog HDLファイル、入力データ、及び、シミュレーション結果は、同じ「Project」としてセーブされます．セーブ方法は、下記のようにProject->Save HDL Project As…でProject名を指定して保存します。